共48节 已有9人学过
主讲老师changjianfang
更新时间2025-09-18 11:34:43
课件资料暂无
免费
本书介绍了4种基本时序路径分析、时钟约束、输入/输出延时约束、时序例外约束和其他时序约束，
本书共8章，第1章以生活场景时序例子开篇，介绍FPGA及Vivado编译工具，阐述时序分析和约束意义，描述FPGA时序约束整体框架;第2章从建立/保持时间、启动沿/锁存沿等概念切入，分析4种基本时序路径;第3章聚焦时钟分析与约束，涵盖主时钟、抖动、不确定性、延时、虚拟时钟和衍生时钟约束等内容;第4章讲述输入/输出延时约束，依次分析输入延时约束和输出延时约束;第5章阐述时序例外约束的意义，分析伪路径约束、时钟组约束、最大/最小延时约束、多周期路径约束，说明其优先级和逻辑设计方法;第6章汇总其他时序约束，如CaseAnalysis、Disable Timing等;第7章设计简单时序工程，涵盖前几章的时序路径并进行约束;第8章总结时序约束技巧5，分享作者学习历程。
暂无讲师简介
这门《FPGA时序分析与约束》48课时课程，围绕“懂路径、能分析、会约束”展开，从建立/保持时间、寄存器间传输、FPGA内部CLB/LUT/FF与布局布线讲起，系统梳理Reg-to-Reg、IO-to-Reg、Reg-to-IO、IO-to-IO等时序路径，并带你读懂Vivado时序报告。课程不只讲概念，还覆盖主时钟、虚拟时钟、衍生时钟、输入/输出延时、伪路径、时钟组、最大/最小延时和多周期路径等关键约束，结合AD7606、9247、异步FIFO、跨时钟域等实例，说明如何把外部延时打包给工具、如何放宽真实多周期路径、如何用多周期路径替代高风险伪路径。适合FPGA初学者、数字设计工程师、需要做接口时序收敛和跨时钟域处理的人员。学完你将能建立完整时序分析框架，判断setup/hold违例，编写常用约束，并用高频过采样、打拍同步等方法解决工程问题，让时序收敛更可控。
changjianfang
老师简介
给该课程打分：
发表
